Economies d'energie pour emetteurs de liaison serie

Power savings in serial link transmitters

Abstract

L'invention se rapporte à différents aspects permettant de réaliser des économies d'énergie dans les émetteurs de liaison série. Ces aspects comprennent la réalisation d'un arrangement parallèle de segments, chaque segment comprenant un prétampon et des circuits d'étage de sortie de l'émetteur de liaison série, et chaque segment étant activé de manière indépendante afin de pouvoir produire des niveaux de puissance multiples et de niveaux multiples de préaccentuation, tout en maintenant un retard de propagation sensiblement constant dans la trajectoire de signalisation de l'émetteur de liaison série. D'autres aspects comprennent l'établissement d'une trajectoire de dérivation dans les circuits de l'étage prétampon afin de permettre la mise en oeuvre sélective d'un état de repos dans les segments, ainsi que des éléments à courant de queue et des éléments à charge résistive dans les circuits de prétampons sous forme de sections séparées, afin de permettre la sélection du taux de dérive. L'invention concerne également la mise en place d'un élément de commande comprenant des circuits à retard de préaccentuation installés dans la trajectoire de signalisation de l'émetteur afin de permettre l'inversion d'un dernier bit retardé des circuits de préaccentuation, afin de produire une inversion de la polarité du poids de préaccentuation.
Aspects of saving power in a serial link transmitter are described. The aspects include providing a parallel arrangement of segments, each segment comprising prebuffer and output stage circuitry of the serial link transmitter and each segment enabled independently to achieve multiple power levels and multiple levels of pre-emphasis while maintaining a substantially constant propagation delay in a signal path of the serial link transmitter. Further aspects include providing a bypass path in the prebuffer stage circuitry to implement a controllable idle state in the segments and tail current and resistive load elements in the prebuffer circuitry as sectioned portions for slew rate control capability. Also included is provision of a control element with pre-emphasis delay circuitry in the transmitter signal path to allow inversion of a last delayed bit of the pre-emphasis delay circuitry to achieve a polarity change of a pre-emphasis weight.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (5)

    Publication numberPublication dateAssigneeTitle
    EP-0503888-A1September 16, 1992Fujitsu Limited, Fujitsu Vlsi LimitedVorspannungs-Erzeugungsschaltung für ECL-Pegel mit Verringerung des Leistungsverbrauchs derselben
    EP-0683564-A1November 22, 1995MOTOROLA GmbHCircuit de commutation de courant
    US-2002149402-A1October 17, 2002Intel CorporationCurrent mode driver with variable equalization
    US-2002177266-A1November 28, 2002Christian Klein, Miske Myron J.Selectable output edge rate control
    US-6288581-B1September 11, 2001Pericom Semiconductor Corp.Low-voltage differential-signalling output buffer with pre-emphasis

NO-Patent Citations (0)

    Title

Cited By (2)

    Publication numberPublication dateAssigneeTitle
    JP-2007081608-AMarch 29, 2007Nec Electronics Corp, Necエレクトロニクス株式会社出力バッファ回路
    JP-2007274082-AOctober 18, 2007Nec Corp, 日本電気株式会社Cml回路及びそれを用いたクロック分配回路